09 日本国特許庁 (JP)

(1)特許出願公開

⑩公開特許公報(A)

昭59—92483

⑤Int. Cl.³G 11 C 7/00

識別記号

庁内整理番号 6549--5B ❸公開 昭和59年(1984)5月28日

発明の数 1 審査請求 未請求

(全 3 頁)

## 分半導体記憶装置

**②特** 

頭 昭57-201958

❷出

昭57(1982)11月19日

@発明 =

佐野亮一

小平市上水本町1450番地株式会

社日立製作所武蔵工場內

⑪出 願 人 株式会社日立製作所

東京都千代田区丸の内1丁目5

番1号

砂代 理 人 弁理士 薄田利幸

## 明 和 1

発明の名称 半導体配位装置 株許請求の範囲

1. × n ビットのデータを随時審込み及び級み出す機能と、内部で形成されたアドレス信号に従って上記× n ビットのデータを駆次審込み及び扱み出す機能と、上記両機能を外部制御信号に従って選択する制御機能とを具備することを特徴とする
平道体配信等限。

2. 上記内部アドレス借号は、双方向カウンタ国路により形成されるものであることを特徴とする特許線水の範囲第1項配線の半導体配徳装置。

3. 上記×ロピットのデータを保持するメモリアレイ部は、スタティック型メモリセルにより構成されるものであることを特徴とする特許請求の範囲第1又は第2項記載の半導体記憶装置。

発弱の詳細な説男

この発明は、半導体配徳装置に関する。

この発明の目的は、新規で提詢を拡大した半導体記憶装置を提供することにある。

この発明の他の目的は、以下の模別及び図面から明らかになるであろう。

以下、この発明を実施例とともに詳細に説明する。

図面には、この発列の一実施例のブロック図が 示されている。

同図において、破綻で囲まれた各画路ブロック は、公知の半導体集積回路の製造技術により1個 の半導体基板上において形成される。

メモリアレイMーARYは、特に制限されないが、スタティック型のフリップフロップ回路がメモリセルとして用いられ、マトリックス状に配置されている。

X デコーダ X ー D C R は、上記メモリアレイM ー A R Y のワード 線選択を行う。 Y デコーダ Y ー D C R は、データ 線選択を行う。 この実施例では、1 つのデータ 線選択信号により、 n 組のデータ線が選択されるので、 n ピットのデータの書込み及び読み出しが行われる。 したかって、 入出力回路 I / O は、 n 組のデータ入力回路とデータ出力回

特別昭50- 92483(2)

路とにより摂成される。

上記 X 及び Y デコーダ X 、 Y - D C R に供給されるアドレス信号 A D は、マルチプレクサ M P X を介して次の 2 種類のアドレス信号 A D 1 、 A D 2 が選択的に供給される。

アドレスパッファADBは、上記メモリアレイ M-ARYの選択動作を随時(ランダム・アクセス)に行うためのものであり、IC外部から供給されたアドレス信号を受け、上記一方のアドレス信号AD1を形成する。

カウンタCOUNTは、アップ/ダウンカウンタであり、上記メモリアレイM-ARYの選択動作を順改(シーケンシャル)に行うためのものであり、IC外部から供給されるタイミング信号はに従ってアドレス歩退動作が行われる。

脚如回路CONTは、1C外部からの動作モード信号に従ってこの半導体配便装置を上記ランダム・アクセス動作又はシーケンシャル動作を選択的に行わせるための各種制御信号を形成する。

上記動作モード信号のうち、WEはライトイネ

ーブル信号であり、例えばハイレベルなら統み出し動作、ロウレベルなら書込み動作を指示する。 具体的には、入出力関路!/〇の制御タイミング ørwを形成して、例えば、この信号ørwがハイレベルならデータ出力関路を動作させて選択された メモリセルからの読み出し情報をIC外部に送出 し、上記信号ørwがロウレベルならデータ入力回路を動作させてIC外部から供給される客込み情報を選択されたメモリセルに伝える。

CSはチップ選択信号であり、例えばハイレベルならこのICチップが非選択状態に、ロウレベルなら選択状態にされる。具体的には、上記ロウレベルならアドレスパッファADBを動作にするタイミング信号 チョとカウンタ COUNTの入力タイミング信号 チを受付るようにする。

Cは動作切り換え信号であり、例えばハイレベルならランダム・アクセス動作、ロウレベルならシーケンシャル動作を行わせる。このような動作切り換えは、例えば、信号をaxがハイレベルならマルチプレクサMPXをアドレスパッファADB

側として、アドレス信号 A D 1 を伝え、信号 ø mx がロウレベルならマルチプレクサ M P X をカウン タCOUNT側として、アドレス信号 A D 2 を伝 えることにより区別される。

U/Dは、アップ/ダウン動作制御信号であり、例えばハイレベルならカンウタCOUNTをアップカウント動作させ、ロウレベルならカウンタCOUNTをダウンカウント動作させる。

次に、この実施例の半導体配位装置ICをラン ダム・アクセス・メモリとして動作させる場合に ついて説明する。

まず、上記動作モード信号Cは、上記のようにハイレベルにされている。するとマルチプレクサMPXがアドレスパッファADB関の信号をXデコーダ及びYデコーダに伝える。従って公知のランダム・アクセス・メモリ(RAM)と同様 CングルスパッファADBは、チップ退択信号 Cングパロウレベルに変化した時に発生するタイミング 信号 e a 同期して外部アドレス信号AD1・を取り込んで、内部アドレス信号AD1に加工する。

この内部アドレス信号ADIは、マルチプレクサMPXを退して上記Xデコーダ及びYデコーダに供給され、メモリセルの追択動作が行われる。そして、ライトイネーブル信号WEがハイレベルならデーク出力回路が動作するので、上記選択されたメモリセルの保持情報が出力されて読み出しが行われる。また、ライトイネーブル信号WEがロウレベルならデータ入力回路が動作するので、上記選択されたメモリセルに外部書込みデータが伝えられて書込みが行われる。

なお、この実施例においては、上記カウンタ C O U N T は、上記チップ選択信号 C S のログレベルの変化により計数動作状態にされているが、タイミング f が入力されないため、実費的には何の動作もしない。

また、この上記の半導体記憶装置ICをシーケンシャル・メモリとして動作させる場合について 説明する。

上記動作モード信号では、上記のようにロウレベルとされる。するとマルチプレクナMPXがカ

## 持開昭59- 92483(3)

ウンタCOUNTで形成されたアドレス信号AD 2 を X デコーダ及び Y デコーグに伝える。そして、 チップ選択信号CSがロウレベルになり、タイミ ング個母々が入力されるとカウンタCOUNTが 計数動作を行い、ライトイネーブル信号WEがロ カレベルなら上記制御信号U/Pがハイレベルと されアップカウント動作を行うので先頭アドレス から順次に変化するアドレス信号を形成する。し たがって、このアドレス債号AD2に対応したメ モリセルの選択が行われ、上記タイミング信号も と同期して入力される普込みデータ信号Dが順次 登込まれる。一方、上記状態においてライトイネ 、 ープル信号WEがハイレベルされると上記制御信 **身ひ/PがロウレベルとされカウンタCOUNT** を上記書込み最終アドレスから逆にダウンカウン ト勤作を行わせるので、タイミング信号々に同期 して上記奪込んだデータが逆に順次銃み出される。 すなわち、従来のシーケンシャル・メモリと等価 な動作を行わせることができる。

この実施例においては、ランダム・アクセス・

この発明は、前記実施例に限定されない。

メモリアレイは、上記スタティック型のものの他、ダイナミック型のものを用いるものであってもよい。そして、メモリアレイのアドレス設定動作を上記のようにランダム・アクセス動作とシーケンシャル・アクセス動作とを選択的に切り換え

る回路は、種々の実施形態を採ることができるも のである。

## 図面の簡単な説明

図面は、この発明の一実施例を示すプロック図 である。

M-ARY・・メモリアレイ、X-DCR・・
Xデコーダ、Y-DCR・・Yデコーダ、I/O
・・入出力図路、MPX・・マルチブレクサ、A
DB・・アドレスパッファ、COUNT・・カウ
ンタ、CONT・・制御図路

代理人弁理士 薄田

